‚b‚o‚k‚c^‚e‚o‚f‚`—pƒx[ƒXƒ{[ƒh

ŠT—vŽΚ^ŠO•”ƒŠƒ“ƒN“K—pŽΚ^ŠO•”ƒŠƒ“ƒN‘ŒΙ
ƒ}ƒ‹ƒc
MFPGA-BASE		 ƒ}ƒ‹ƒc
CN1,2ƒsƒ“”z’u•\
‰ρ˜H}‘ζ‚Q”Ε
ƒVƒ‹ƒN’ω³
JP5ΰ–Ύ		 AlteraŒ©–{
‚c‚v‚lŽ‚Q‚O‚O‚R”N‚P‚OŒŽ†		 20090410”Ε
‚c‚v‚lŽ‚Q‚O‚O‚R”N‚P‚OŒŽ†•t˜^‚b‚c
LatticeŒ©–{
‚c‚c‚sŽ‘nŠ§†		 20090519”Ε
20090425”Ε
20090410”Ε
‚c‚c‚sŽ‘nŠ§†•t˜^‚c‚u‚c
XilinxŒ©–{
‚c‚v‚lŽ‚Q‚O‚O‚V”N‚VŒŽ†		 20090410”Ε
‚c‚v‚lŽ‚Q‚O‚O‚V”N‚VŒŽ†•t˜^‚c‚u‚c
—ˆ²μ“dH
KEI-CQLEDSW		 —ˆ²μ“dH ‚c‚v‚lŽ‚Q‚O‚O‚R”N‚P‚OŒŽ† ‚c‚v‚lŽ‚Q‚O‚O‚R”N‚P‚OŒŽ†•t˜^‚b‚c

Last updated 8-Jul-2009

–ί‚ιB